>>

Séminaire ASTRE : Benoît Larras

Titre du séminaire et orateur

Intégration CMOS analogique de réseaux de neurones à cliques.

Benoit Larras, Télécom Bretagne - LabSticc.

Date et lieu

Jeudi 18 février 2016, 14h.

ENSEA, salle 384.

Résumé

Les réseaux de neurones artificiels permettent de résoudre des problèmes que des processeurs classiques ne peuvent pas résoudre sans utiliser une quantité considérable de ressources matérielles. L'analyse et la classification de multiples signaux en sont des exemples. Ces réseaux sont de plus en plus implantés sur des circuits intégrés. Ils ont ainsi pour but d'augmenter les capacités de calcul de processeurs ou d'effectuer leur traitement dans des systèmes embarqués. Dans ce contexte, la surface et la consommation d'énergie du circuit sont prépondérantes. Cependant, le nombre de connexions élevé entre les neurones limite l'intégration d'un réseau contenant un nombre de neurones de l'ordre de la centaine. Le modèle des réseaux de neurones à cliques permet de réduire la densité de connexions au sein d'un réseau, tout en gardant une capacité de stockage d'information plus grande que les modèles standards de réseaux de neurones. Ce modèle est donc approprié pour implanter un réseau de grande taille, à condition de l'intégrer de façon à garder la faible complexité de ses fonctions, pour consommer un minimum d'énergie. Dans cette thèse, un circuit mixte analogique/numérique implantant le modèle des réseaux de neurones à cliques est proposé, ainsi que plusieurs architectures de réseau pouvant contenir un nombre indéterminé de neurones. Cela permet de construire des réseaux de neurones à cliques contenant jusqu'à plusieurs milliers de neurones et consommant peu d'énergie. Pour valider ces concepts, un prototype d'un réseau de neurones à cliques contenant trente neurones sur puce a enfin été fabriqué et testé, en utilisant la technologie Si CMOS 65 nm.

Mots-clés

Réseaux de neurones artificiels, Circuits intégrés, Analogique, CMOS, MOS sous le seuil

Go back