>>

Equipe ASTRE

Responsable de l'équipe

Olivier Romain, PU, UCP

Adjoint

Aymeric Histace, PU, ENSEA

Membres

Au 1er Janvier 2016, l’équipe comporte 29 personnes :

  • 12 enseignants-chercheurs en 63ème et 61ème section (4 PR, 8MCF),
  • 2 ingénieurs
  • 15 doctorants – post-doctorants – ATER.

Thèmes de recherche

La thématique de l’équipe ASTRE porte sur les méthodes de reconfigurabilité de systèmes sur puce hétérogène avec l’originalité d’explorer leur adaptabilité à différents niveaux, circuit, système et logiciel, pour de nombreuses applications embarquées (vidéo, télécommunication, radiologicielle, systèmes embarqués pour la santé).

La conception de ses systèmes adaptables nécessite de répondre à de nombreux enjeux, réseau de communication sur puce « à la demande », front-end agile, architecture de traitement reconfigurable, système d’exploitation, contraintes temps réel et fiabilité.

 

Architecture Reconfigurables

 

files/site-etis/videos/astre/Images/CommunicationSoC.gif

Circuits pour
les communications

files/site-etis/videos/astre/Images/Astre_team.gif

 

files/site-etis/videos/astre/Images/SDR.gif

Radiologicielle

 

files/site-etis/videos/astre/Images/Biomedical.gif

Systèmes embarqués pour la santé

 

Projets collaboratifs

L’équipe ASTRE est impliquée dans plusieurs projets collaboratifs académiques et industriels, notamment :

  • ANRs SATURN, WiNoCoD, SurfOnHertz
  • SATT IDFInnov : Smart Colonoscopy
  • Pôle Systematic :
    • FUI/SmartEEG 2013-2015
    • WARM 2011-2014
    • FUI/FEDER WAAVES-GP 2010-2011
    • FUI/TERAOPS 2007-2009
  • Pôle Move'o : Contrat Audace avec Thalès Air Systems, Valeo
  • Pôle Astech : Contrat Sefora avec Hispano Suiza

L’équipe ASTRE bénéficie du soutien de la plateforme SES@ENSEA.

Quelques faits marquants

Plate-forme de programmation unifiée

files/site-etis/videos/astre/Images/ReconfigurableComputing.gifPremière plate-forme de programmation unifiée intégrant la définition des services d’OS en matériel et logiciel, la transposition des services d’OS en matériel et la définition d’un middleware spécialisé pour la virtualisation de la localisation des threads de l’architecture et donc de la communication au sein de la plate-forme (ANR FOSFOR, 2 thèses, 9 communications).

Outil de modélisation à haut-niveau d’OS distribués

Premier outil (DOGME) de modélisation à haut-niveau d’OS distribués en logiciel ou en matériel spécialisés dans la gestion dynamique des ressources reconfigurables de circuits comme les FPGA (ANR OverSoC, FUI TERAOPS, 3 thèses soutenues, 11 communications dont 1 best poster award et 1 chapitre de livre.

Architecture reconfigurable dynamiquement optimisée

Architecture reconfigurable dynamiquement optimisée pour les services d'un système d'exploitation matériel, notamment les services de préemption et les services de migration de taches. Cette activité a donné lieu à 2 thèses et 6 communications internationales.

Modèle de fiabilité de transistor à grand gap

files/site-etis/videos/astre/Images/CommunicationSoC.gifPremier modèle de fiabilité de transistor à grand gap AlGaN/GaN HEMT paru notamment dans Microelectronics Reliability, Volume 52, Issue 11,  Pages 2561–2567, 2012.

Cette activité s’inscrit à plus large échelle au niveau de l’équipe et elle a donné lieu à 3 thèses, 6 communications.

Systèmes embarqués sur la santé

Fédération de la communauté nationale sur «  les systèmes embarqués sur la santé » des GDRs Stic-Santé, ISIS et SoC-SiP.

Un rapport de conjoncture a été rédigé et diffusé.

Un workshop « Bionicamp 2012 » a été organisé dans le cadre de la mission d’interdisciplinarité « DEFI-SENS » du CNRS