>>

Soutenance de thèse : Frédéric Drillet

Titre de la thèse

Réseau sur puce basé sur des interconnexions RF reconfigurable à la demande.

Wired RF-based Network On Chip Reconfigurable On Demand.

Date et lieu de soutenance

Vendredi 14 octobre 2016, 14h.

ENSEA Cergy, salle du Conseil - 6, avenue du Ponceau, CERGY

Résumé

La tendance actuelle dans la conception de systèmes sur puces (SoC) est d'intégrer un très grand nombre d'unités de calcul et de mémoires sur une seule puce. Les possibilités de cette intégration poussée permettent aujourd'hui d'envisager le développement d'une électronique offrant une multitude de services. Néanmoins ces architectures posent de nouveaux challenges concernant les interconnexions entre les unités de calcul. En effet, pour les futures générations technologiques, la mise à l'échelle impactera lourdement les performances des interconnexions globales en termes de débit, latence et consommation. Afin de répondre à la problématique des communications intra-puces, un certain nombre de technologies ont été investiguées comme les technologies d’intégration 3D, les architectures utilisant l'optique ou la RF. L'approche RF pour les communications entre les unités de calcul d’un même circuit de type NoC (Network On Chip) présente l'avantage d'une bonne compatibilité avec les technologies CMOS silicium et peut également répondre aux besoins de communication dans les structures 3D.

Cette thèse s'inclue dans le projet ANR WiNoCoD qui propose un réseau d'interconnexion RF-NoC utilisant l'OFDMA. Elle porte sur la conception d'un front-end RF générique permettant de transmettre et de recevoir toute la bande passante soit [20-40] GHz. Cette généricité permet une allocation dynamique des porteuses sans reconfiguration du hardware. On utilise la technologie QubiC4XI de NXP Semiconductors, qui est une technologie BiCMOS SiGe:C 250 nm, afin de vérifier la faisabilité d'un tel système avec des moyens actuels. Ce front-end doit être large bande puisqu'il a une bande passante de 20 GHz entre 20 et 40 GHz. Il doit également consommer le moins possible puisqu'il a pour but d'être intégré dans un système contenant plusieurs NoC et qui est donc très énergivore. Il doit également être compact pour ne pas occuper plus de surface que la partie numérique.

Cette thèse inclue la conception des éléments composant le front-end, les résultats de simulation et de mesure, ainsi que les performances du système complet.

Mots-clefs

Systèmes sur puces,Communications intrapuces,Interconnexions RF,Allocation dynamique,Large Bande

Abstract

A current trend regarding System On Chip design is to include a very big amount of processors and memories on a single chip. Today, these integrated circuits allow to consider an electronic supplying a multitude of services. However, these architectures are challenging in terms of connection between processing units. It could indeed lead to data rate, latency and consumption degradation. In order to overcome these issues technological solutions were investigated such as 3D integration, or optic and RF networks. An RF Network on Chip (NoC) is compatible with silicon CMOS technologies and with 3D structures.

This thesis is a part of the ANR project called WiNoCoD (Wired Network on Chip reconfigurable on Demand) which offers an OFDMA RF-NoC. The main work presents a generic RF front-end allowing to transmit and receive the whole [20-40] GHz bandwidth. This generic architecture allows a dynamic allocation of OFDMA subcarriers without any hardware reconfiguration. The technology used is the NXP Semiconductor QubiC4XI which is a BiCMOS SiGe:C 250 nm technology. A current technology is used to check the feasibility of such a system today. This front-end has to be wideband. The power consumption has to be as low as possible as well, as it is going to be integrated in a system containing several NoCs that consume already a lot of power. The system has to be very compact, its total area has to be smaller than the digital part.

This thesis includes the design of the front end, the simulation and measurement results and the performance of the full system.

Keywords

Network on chip,Chip communication,RF interconnection,Dynamic Allocation,Wide Band

Composition du jury

  • Emmanuelle BOURDEL, Maître de conférences HdR, ETIS-ENSEA, Directeur de thèse
  • Cédric DUPERRIER, Maître de conférences, ETIS-ENSEA, Co-encadrant de thèse
  • Sébastien QUINTANEL, Maître de conférences, ETIS-ENSEA, Co-encadrant de thèse
  • Philippe DESCAMPS, Professeur des universités, LaMIPS, Université de Caen, Rapporteur
  • Thierry PARRA, Professeur des universités, LAAS, Université Paul Sabatier de Toulouse, Rapporteur
  • Bruno BARELAUD, Professeur des universités, XLIM, Université de Lille, Examinateur
  • Christophe GAQUIERE, Professeur, IEMN, Université de Lille, Examinateur

Retour