>>

Soutenance de thèse : Laurent Gantel

Titre de la thèse

Architecture matérielle et logicielle favorisant l’exploitation par l’industrie de systèmes embarqués hétérogènes dont le matériel est dynamiquement adaptable.
Hardware and software architecture facilitating the operation by the industry of dynamically adaptable heterogeneous embedded systems.

Date et lieu de soutenance

Mardi 14 janvier 2014, 13h30.
Université de Cergy-Pontoise, site des Chênes 2, salle des thèses.

Résumé

Cette thèse s'intéresse à la définition de mécanismes, aussi bien au niveau logiciel que matériel, facilitant la gestion des systèmes-sur-puce hétérogènes et dynamiquement reconfigurable (HRSoC). L'hétérogénéité de ses architectures se manifeste par la présence à la fois de processeurs de calcul généralistes et de modules matériels reconfigurables. L'objectif de cette thèse est de permettre à un développeur d'application de s'abstraire de cette hétérogénéité en ce qui concerne l'allocation des tâches sur les différentes unités de calcul disponibles. Cette abstraction passe par une première phase d'homogénéisation des interfaces utilisateurs (API) et la définition d'un modèle de thread matériel, au même titre qu'il existe des threads logiciels. Cette homogénéisation se poursuit ensuite dans la gestion de ces threads matériels. Nous avons implémenté des services au niveau du système d'exploitation permettant de sauvegarder, préempter, et restaurer le contexte d'un thread matériel. Des outils de conception ont également été développés afin de surpasser le problème de la relocation d'un thread matériel au sein d'un FPGA. Enfin, la dernière étape a été d'étendre l'accès aux services offerts par tous les systèmes d'exploitation distribués au sein de la plateforme à tous les threads s'exécutant sur celle-ci, indépendamment de leur localisation. Ceci a été réalisé via une implémentation originale de l'API MRAPI. Avec ces trois étapes, nous avons apporté une base solide afin, dans le futur, de proposer au développeur un flot de conception dédié aux architectures HRSoC lui permettant de procéder à une exploration architecturale précise de son système. Finalement, afin d'éprouver le fonctionnement de ces mécanismes, nous avons réalisé une plateforme de démonstration sur FPGA Virtex 5 mettant en scène une application de suivi de cibles dynamique.

Mots-clefs

Architecture multicoeur adaptable, FPGA, Système sur puce, Reconfiguration dynamique partielle, Système d'exploitation, Tâche matérielle.

Abstract

This thesis aims to define software and hardware mechanisms helping in the management the Heterogeneous and dynamically Reconfigurable Systems-on-Chip (HRSoC). The heterogeneity is due to the presence of general processing units and reconfigurable IPs. Our objective is to provide to an application developer an abstracted view of this heterogeneity, regarding the task mapping on the available processing elements. First, we homogenize the user interface defining a hardware thread model. Then, we pursue with the homogenization of the hardware threads management. We implemented OS services permitting to save and restore a hardware thread context. Conception tools have also been developed in order to overcome the relocation issue. The last step consisted in extending the access to the distributed OS services to every thread running on the platform. This access is provided independently from the thread location and is is realized implementing the MRAPI API. With these three steps, we build a solid basis to, in future work, provide to the developer, a conception flow dedicated to HRSoC allowing to perform precise architectural space explorations. Finally, to validate these mechanisms, we realize a demonstration platform on a Virtex 5 FPGA running a dynamic tracking application.

Keywords

Adaptable multicore platform, FPGA, System-on-Chip, Partially dynamic reconfiguration, Operating System, Hardware task.

Composition du jury

  • Frédéric PETROT, Professeur, Laboratoire TIMA CNRS - Grenoble-INP - Université Joseph Fourier de Grenoble, Rapporteu
  • Gilles SASSATELLI, Directeur de Recherche, LIRMM CNRS - Université de Montpellier 2, Rapporteur
  • Daniel CHILLET, Maître de Conférence, CAIRN (INRIA - IRISA) - CNRS - ENSSAT - Université de Rennes 1, Examinateur
  • Guy GOGNIAT, Professeur, Lab-STICC Laboratory CNRS UMR 6285 Université de Bretagne-Sud - UEB, Examinateur
  • François VERDIER, Professeur, LEAT/CNRS UMR 7248 - Universite de Nice - Sophia Antipolis, Directeur de thèse
  • Fabrice LEMONNIER, Docteur, THALES Research and Technology FRANCE - STI Group, Directeur de thèse
  • Mohamed El Amine BENKHELIFA, Maître de Conférence, ETIS - CNRS UMR 8051 - ENSEA - Université de Cergy-Pontoise, CoDirecteur de thèse

Retour