>>

Soutenance de thèse : Lounis Zerioul

Titre de la thèse

Modélisation comportementale d'un réseau sur puce basé sur des interconnexions RF.

Behavioral modeling of a network on chip based on RF interconnections.

Date et lieu de soutenance

Mardi 1er septembre 2015, 14h.

ENSEA Cergy, salle 165 (salle du conseil).

Résumé

Le développement des systèmes multiprocesseurs intégrés sur puce (MPSoC) répond au besoin grandissant des architectures de calcul intensif. En revanche, l'évolution de leurs performances est entravée par leurs réseaux de communication sur puce (NoC) à cause de leur consommation d'énergie ainsi que du retard. C'est dans ce contexte que les NoC à base d'interconnexions RF et filaires (RFNoC) ont émergé. Afin de gérer au mieux et d'optimiser la conception d'un RFNoC, il est indispensable de développer une plateforme de simulation intégrant à la fois des circuits analogiques et numériques. Dans un premier temps, la simulation temporelle d'un RFNoC avec des composants dont les modèles sont idéaux est utilisée pour optimiser l'allocation des ressources spectrales disponibles. Le cas échéant, nous proposons des solutions pour améliorer la qualité de signal transmis. Dans un deuxième temps, nous avons développé en VHDL-AMS des modèles comportementaux et précis de chacun des composants du RFNoC. Les modèles de l'amplificateur faible bruit (LNA) et du mélangeur, prennent en compte les paramètres concernant, l'amplification, les non-linéarités, le bruit et la bande passante. Le modèle de l'oscillateur local considère les paramètres conventionnels, notamment le bruit de phase. Quant à la ligne de transmission, un modèle fréquentiel précis, incluant l'effet de peau est adapté pour les simulations temporelles. Ensuite, l'impact des paramètres des composants sur les performances du RFNoC est évalué afin d'anticiper les contraintes qui s'imposeront lors de la conception du RFNoC.

Mots-clefs

Noc RF, réseaux sur puce, frontal RF, Modélisation en VHDL-AMS, Emetteur/récepteur, Systèmes electroniques hétérogènes.

Abstract

The development of multiprocessor systems integrated on chip (MPSoC) responds to the growing need for intensive computation systems. However, the evolution of their performances is hampered by their communication networks on chip (NoC) due to their energy consumption and delay. It is in this context that the wired RF network on chip (RFNoC) was emerged. In order to better manage and optimize the design of an RFNoC, it is necessary to develop a simulation platform adressing both analog and digital circuits. First, a time domaine simulation of an RFNoC with components whose models are ideal is used to optimize the allocation of the available spectrum resources. Where appropriate, we provide solutions to improve the quality of transmitted signal. Secondly, we have developed, in VHDL-AMS, behavioral and accurate models of all RFNoC components. The models of the low noise amplifier (LNA) and the mixer take into account the parameters for the amplification, nonlinearities, noise and bandwidth. The model of the local oscillator considers the conventional parameters, including its phase noise. Concerning the transmission line, an accurate frequency model, including the skin effect is adapted for time domaine simulations. Then, the impact of component parameters on RFNoC performances is evaluated to anticipate constraints of the RFNoC design. 

Keywords

RFNoc, Network on chip, RF front-end, VHDL-AMS modeling, Transmitter/Receiver, heterogenous electronic system.

Composition du jury

  • Emmanuelle BOURDEL, MCF-HDR, Ecole Nationale Supérieure de l'Electronique et de ses Applications, Co-Directeur de thèse
  • Myriam ARIAUDO, MCF-HDR, Ecole Nationale Supérieure de l'Electronique et de ses Applications, Co-Directeur de thèse
  • Marie-Minerve LOUERAT, Chargée de Recherche, Université Pierre et Marie Curie, Rapporteur
  • Jean-Philippe DIGUET, Directeur de recherche CNRS, Université de Bretagne-Sud, Rapporteur
  • Daniela DRAGOMIRESCU, Professeur des universités, Institut National des Sciences Appliquées de Toulouse, Examinateur
  • Yide WANG, Professeur des universités, Polytech Nantes, Examinateur

Retour