>>

Soutenance de thèse : Madiagne Diouf

Titre de la thèse

Conception Avancée des Codes LDPC Binaires pour des Applications Pratiques.

Advanced Design of Binary LDPC Codes for Practical Applications.

Date et lieu de soutenance

Lundi 7 décembre 2015, 13h30.

ENSEA Cergy, salle du conseil.

Résumé

La conception de codes LDPC binaires avec un faible plancher d'erreurs est encore un problème considérable non entièrement résolu dans la littérature. Cette thèse a pour objectif la conception optimale/optimisée de codes LDPC binaires. Nous avons deux contributions principales pour la construction de codes LDPC à faible plancher d'erreurs. Notre première contribution est un algorithme qui permet de concevoir des codes QC-LDPC optimaux à large girth avec les tailles minimales. Nous montrons par des simulations que notre algorithme atteint les bornes minimales fixées pour les codes QC-LDPC réguliers (3, dc) avec dc faible. Notre deuxième contribution est un algorithme qui permet la conception optimisée des codes LDPC réguliers en minimisant les trapping-sets/expansion-sets dominants(es). Cette minimisation s'effectue par une détection prédictive des trapping-sets/expansion-sets dominants(es) définies pour un code régulier C(dv, dc) de girth gt. Par simulations sur des codes de rendement différent, nous montrons que les codes conçus en minimisant les trapping-sets/expansion-sets dominants(es) ont de meilleures performances que les codes conçus sans la prise en compte des trapping-sets/expansion-sets. Les algorithmes que nous avons proposés se basent sur le RandPEG généralisé. Ces algorithmes prennent en compte les cycles non-vus dans le cas des codes quasi-cycliques pour garantir les prédictions.

Mots-clefs

Code LDPC, trapping-sets, Girth, Graphe progressive de croissance, Code quasi-cyclique, plancher d'erreurs

Abstract

The design of binary LDPC codes with low error floors is still a significant problem not fully resolved in the literature. This thesis aims to design optimal/optimized binary LDPC codes. We have two main contributions to build the LDPC codes with low error floors. Our first contribution is an algorithm that enables the design of optimal QC-LDPC codes with maximum girth and minimum sizes. We show by simulations that our algorithm reaches the minimum bounds for regular QC-LDPC codes (3, dc) with low dc. Our second contribution is an algorithm that allows the design optimized of regular LDPC codes by minimizing dominant trapping-sets/expansionsets. This minimization is performed by a predictive detection of dominant trapping-sets/expansion-sets defined for a regular code C(dv, dc) of girth gt. By simulations on different rate codes, we show that the codes designed by minimizing dominant trapping-sets/expansion-sets have better performance than the designed codes without taking account of trapping-sets/expansionsets. The algorithms we proposed are based on the generalized RandPEG. These algorithms take into account non-cycles seen in the case of quasi-cyclic codes to ensure the predictions.

Keywords

LDPC Code, trapping-sets, Girth, Progressif Edge Growth, Quasi-cyclic code, Error floor

Composition du jury

  • David DECLERCQ, Professeur, ENSEA, Directeur de thèse
  • Samuel OUYA, Docteur, Ecole Supérieure Polytechnique, Co-Directeur de thèse
  • Charly POULLIAT, Professeur, INP-ENSEEIHT, Rapporteur
  • Jean-Pierre CANCES, Professeur, Université de Limoges, Rapporteur
  • Emmanuel BOUTILLON, Professeur, Université de Bretagne Sud, Examinateur
  • Alban GOUPIL, Maître de conférence, Université de Reims, Examinateur
  • Philippe BOUAFIA, Professeur agrégé, ENSEA, Examinateur

Retour