RF-NoC

RF-NoC - Réseau sur puce basé sur des interconnexions RF reconfigurables à la demande

Schéma de l'architecture du RF-NoC [3]

La tendance actuelle dans la conception de systèmes sur puces (SoC) est d'intégrer un très grand nombre d'unités de calcul et de mémoires sur une seule puce. Néanmoins ces architectures posent de nouveaux challenges concernant les interconnexions entre les unités de calcul car, pour les futures générations technologiques, la mise à l'échelle impactera lourdement les performances des interconnexions globales en termes de débit, latence et consommation.

C'est dans ce contexte que le projet ANR WiNoCoD s'est positionné. Ce projet de recherche collaboratif a été mené entre les laboratoires ETIS, LIP6, IETR et l'entreprise NXP, entre 2012 et 2016. L'objectif était la conception d'un réseau de communication sur puce innovant basé sur des interconnexions RF afin de répondre à la problématique des communications intra-puces.

Le caractère novateur du projet WiNoCoD résidait dans le développement d'une architecture de communication bidirectionnelle et reconfigurable à la demande. L'architecture permet de déterminer quelle bande de fréquence peut être allouée à une communication donnée entre une source et une cible, en fonction du débit réellement nécessaire. La technique d'accès au guide d'onde RF est basée sur l'utilisation de la modulation multi-porteuses OFDM.

 

Actuellement, une thèse est en cours afin de poursuivre les travaux réalisés sur les RF-NoC. Celle-ci aborde les problématiques d'ajout de fonctions cognitives pour pouvoir adapter dynamiquement les besoins en bandes passantes de chaque cluster. La solution visée est entièrement distribuée, soulevant de nouvelles problématiques comme par exemple la gestions des accès multiples et des conflits, l'allocation dynamique des sous-bandes disponibles, etc.

Démonstrateur

Dans le cadre du projet, un démonstrateur a été réalisé au sein du laboratoire :

Responsable

-Emmauelle Bourdel

Participants

-Sébastien Quintanel, Myriam Ariaudo, Cédric Duperrier, Lounis Zérioul, Frédéric Drillet, Mohamad Hamieh, Olivier Romain, Jordane Lorandel, Habiba Lahdhiri

Thèses du laboratoire en lien avec la plate-forme

-Habiba Lahdhiri, "RF-NoC Cognitif pour les architectures massivement parallèles à mémoires distribuées", Thèse en cours, 2017-2020

-Frédéric Drillet, "Conception d'un front-end RF millimétrique pour un système de communication sur puce multi-accès innovant utilisant un réseau d'interconnexions RF-NoC", thèse soutenue le 14 octobre 2016

-Mohamad Hamieh, "Dimensionnement des moyens de modulation pour les communications intra-puces", Thèse soutenue le 11 décembre 2015 

-Louis Zerioul, "Modélisation comportementale d'un réseau sur puce basé sur des interconnexions RF", Thèse soutenue le 1er septembre 2015.

Principales publications associées

[1] E. Unlu and al., "An OFDMA Based RF Interconnect for Massive Multi-core Processors", in 2014 Eighth IEEE/ACM International Symposium on Networks-on-Chip (NoCs), 2014

[2] F. Drillet and al. "Flexible Radio Interface for NoC RF-Interconnect", in Digital System Design (DSD), 2014 17th Euromicro Conference on, Aug 2014, Verona, Italy. IEEE, pp.36-41

[3] M. Hamieh, M. Ariaudo, S. Quintanel, Y. Louet,  "Sizing of the Physical Layer of a RF Intra-Chip Communications". ICECS, Dec 2014, marseille, France
 
 
Principales collaborations
LIP6, IETR, NXP